Interconnect Model Development/Support CAD Staff Engineer/Senior Engineer

Our vision is to transform how the world uses information to enrich life for all . Micron Technology is a world leader in innovating memory and storage solutions that accelerate the transformation of information into intelligence, inspiring the world to learn, communicate and advance faster than ever. As an interconnect modeling CAD engineer, you will be responsible for developing new flows and methodologies for extracting and releasing interconnect models used by EDA tools for extracting layout parasitics for accurate prediction of electrical behavior of designed circuits.  As part of this effort, you will also be working with the Scribe TEG team to design and develop new test structures used for the extraction.  You will also be interacting with the external EDA tool vendors to improve those flows as necessary, and support Micron designers in using the tools and flows. インターコネクトモデリングのCADエンジニアとして、EDAツールによるレイアウト寄生要素の抽出や、設計回路の電気的特性を正確に予測するために使用されるインターコネクトモデルの抽出・リリースに向けた新しいフローや手法の開発を担当します。 この取り組みの一環として、Scribe TEGチームと協力し、抽出に必要な新しいテスト構造の設計・開発を行います。さらに、必要に応じて外部EDAツールベンダーと連携し、フローの改善を進めるほか、Micronの設計者がツールやフローを円滑に利用できるようサポートします。 Build and release interconnect models based on process technology information for use by parasitic extraction tools to extract layout parasitics. Work with the process technology development team members located at global sites to acquire details concerning the interconnect stack so that accurate interconnect models can be released. Work with the process technology development and scribe TEG design team s located at global sites to develop methodologies and design TEGs for properly calibrating interconnect models. Develop new flows and methodologies for parasitic extraction from layout.  Work with external EDA vendors to develop the new flows and methodologies when necessary. Debug and trouble-shoot EDA vendor tool issues, and interact/collaborate with the EDA vendors to tackle these issues Support Micron users of the parasitic extraction tools and flows. プロセス技術情報に基づいて インターコネクト モデルを作成およびリリースし、寄生抽出ツールでレイアウト寄生を抽出します。 グローバル拠点に拠点を置くプロセス技術開発チームのメンバーと連携し、インターコネクトスタックの詳細を取得し、正確なインターコネクトモデルを 構築 できるようにします。 グローバル拠点にあるプロセス技術開発 と scribe TEG チームと協力して、 インターコネクト モデルを適切にキャリブレーションするための方法論を開発し、 TEG を設計します。 レイアウトからの寄生抽出のための新しいフローと方法論を開発します。   必要に応じて、外部の EDA ベンダーと協力して、新しいフローと方法論を開発します。 EDA ベンダーツールの問題をデバッグしてトラブルシューティングし、 EDA ベンダーと対話 / コラボレーションしてこれらの問題を解決します 寄生抽出ツールとフローの Micron ユーザーをサポートします。 Knowledge and experience in the following: Experience working with chip design environment s , especially using schematic and layout design tools. Experience u sing layout parasitic extraction tools (e.g. Synopsys StarRC). Basic knowledge of semiconductor process technology. Experience in programming in Python and Cadence SKILL, with perl and C/C++ also a plus. Experience in